您的位置: 主页 > 动态 > 行业资讯 >

基于FPGA的数字存储示波器的显示技术

本文摘要:1章节目录 因为液晶显示屏(LCD)功能损耗较低,体型小,纤薄,轻便,并且车体没界面图形的杂讯及收敛出现偏差的原因,也就投拥有传统式显示屏管理中心和边缘经常会出现偏色和俱了解难题,因此得到 广泛的应用。当场可编程控制器门阵列(FPGA)处理芯片具有密度高的、微型化、功耗和设计方案灵括便捷等优势,能够增加产品研发周期时间,提高工作效能,因此在数字电路设计设计方案中得到 了广泛的运用于。做为内嵌式的LCD在数据储存数字示波器中具备最重要的方向。

爱游戏官网网页版

1章节目录  因为液晶显示屏(LCD)功能损耗较低,体型小,纤薄,轻便,并且车体没界面图形的杂讯及收敛出现偏差的原因,也就投拥有传统式显示屏管理中心和边缘经常会出现偏色和俱了解难题,因此得到 广泛的应用。当场可编程控制器门阵列(FPGA)处理芯片具有密度高的、微型化、功耗和设计方案灵括便捷等优势,能够增加产品研发周期时间,提高工作效能,因此在数字电路设计设计方案中得到 了广泛的运用于。做为内嵌式的LCD在数据储存数字示波器中具备最重要的方向。

在过去的设计方案中有应用液晶显示屏专用型处理芯片去驱动器LCD.实践活动中寻找它不仅闲置不用CPU資源,并且它与LCD数据控制模块中间不会有阻拦。为了更好地解决困难这种难题.文中明确指出了一种新的说明技术性。  2总体方案设计计划方案  因为数据储存示渡器对说明的实用性和刷新频率都回绝较高,并且它说明的大多数是一些比较简单的图型和波型,因此必需用FPGA造成LCD需要的说明操控时钟频率。储放在说明数据的SRAM详细地址也必需由FPGA详细地址电子计数器造成。

其说明系统软件整体框架图如图所示1下图。  在图1中,A/U搜集的数据经DSP应急处置,转换为LCD能够说明的图型数据后再作储存到RAM中}两块说明储存器RAMl和RAM2交叠载入RAM中的数据,最终送到I。

CD上说明。在FPC-A中设计方案了LCD说明时钟电源电路控制模块和说明数据传输电源电路控制模块。说明时钟电源电路造成LCD说明需要的各种各样时钟频率;说明数据传输电路原理双路数据传输地下隧道,RAM中的数据根据数据传输地下隧道送到RAM1或RAM2中,再作由LCD载入RAMl或RAM2中的数据说明。  对LCD及说明储存RAM的操控都由FPGA顺利完成。

  3数据通道操控及搭建  数据通道对储存RAM的读/写成操作者进行操控,确保数据恰当地从RAM传送到RAMl或RAM2中,可以在LCD上恰当地说明。图2为数据通道的外界控制模块数据信号。

  图2中,CLK为系统软件时钟,Vs为DSP获得的时钟;RAMRWS[2:0]、RAM1一RWS[2:0]和RAM2一RWS[2:0]各自为RAM、RAMl和RAM2的读/写及剧中选数据信号;RAMdata[7:0]、RAMl一data[7:0]和RAM2一data[7:0]各自为RAM、RAMl和RAM2的数据系统总线RAMA[17:o]、RAMl一A[15:03和RAM2一All5:03为数据系统总线。因为应用了两块RAM做为说明储存器,他们可依次向液晶显示屏获得说明数据,那样,对一片说明RAM的读操作者和写成操作者分离出来,避免 了由于数据的调用而导致说明的小稳定。图3为说明RAM的工作中时序图,图上Views为Vs反相后经二分频得到。

  图3说明RAM工作中时钟频率  圈4说明RAM的地址总线随意选择电路图讲解圈数字储存示渡器的说明还包含两一部分:一部分是桌面显示,还包含莱单和鼠标光标的说明等;另一部分是波型说明。


本文关键词:基于,FPGA,的,数字,存储,示波器,显示,技术,爱游戏体育app

本文来源:爱游戏官网网页版-www.boldnyt.com